mehrdimensionale Chip-Architekturen - jenseits von 2D

... copyright by martin wilhelm döhring ...

... mehrdimensionale (vor allem 3D- und quasi-3D-)Chip-Architekturen sind aktuell der wichtigste Weg, um über die Grenzen der klassischen 2D-Miniaturisierung hinauszukommen.

### Warum die klassische Miniaturisierung ausgereizt wird

Die klassische Skalierung (kleinere Transistoren, höhere Dichte pro Fläche) stößt an physikalische und wirtschaftliche Grenzen:

- Quanten- und Leckstrom-Effekte bei wenigen Nanometern

- Explodierende Fertigungskosten und sinkende Yields

- Das „Memory Wall“-Problem bei KI: Die Rechenleistung wächst schneller als die Speicherbandbreite und -kapazität pro Watt

Deshalb verlagert sich der Fortschritt stark auf **System-Level-Scaling** statt reiner Transistor-Skalierung.

### Was mehrdimensionale Architekturen tatsächlich bringen

Aktuelle und kommende Ansätze (TSMC SoIC/CoWoS, Intel Foveros, Hybrid Bonding, Chiplet-Stacks, HBM-Stapel, zunehmend monolithische 3D-Konzepte) nutzen die dritte Dimension vor allem so:

- **Höhere effektive Dichte** im gleichen Footprint (mehr Compute + Speicher pro mm² Grundfläche)

- **Deutlich kürzere und dichtere Interconnects** → massiv höhere Bandbreite und niedrigere Latenz zwischen Compute und Memory (entscheidend für KI)

- Bessere Datenlokalität → weniger Energie für den Datentransport (ein großer Teil des Energieverbrauchs bei großen Modellen)

- Heterogene Integration: Logik, SRAM, HBM und später vielleicht Analog/ neuromorphe Elemente können optimiert gestapelt werden

Studien zu monolithischen 3D-Designs (M3D) für KI-Beschleuniger zeigen typischerweise **Energy-Delay-Product-Verbesserungen im Bereich 5–11×** gegenüber vergleichbaren 2D-Designs bei gleichem Footprint und gleicher On-Chip-Memory-Kapazität. Manche langfristigen Visionen (vollständige 3D-Integration von Compute + Memory + Power Delivery) sprechen sogar von deutlich höheren Faktoren, wenn Architektur, Packaging und Kühlung zusammen optimiert werden.

### Warum es **nicht** einfach „zum Kubik“ skaliert

Ein reiner Volumen-Effekt (Leistung ~ Volumen) wäre nur möglich, wenn man beliebig viele funktionale Schichten stapeln könnte, ohne Nebenwirkungen. Das ist nicht der Fall:

- **Wärmedichte** ist der härteste Limitierer. Mehr Schichten bedeuten höhere Power Density. Ohne massive Fortschritte bei der Kühlung (Mikrokanäle, Jet-Impingement, zweiphasige Kühlung, TIM-lose Ansätze etc.) steigt die Temperatur schnell in unbrauchbare Bereiche. Simulationen zeigen, dass naive HBM-auf-GPU-Stacks die Temperatur verdoppeln können.

- Yield und Fertigungskomplexität steigen mit der Schichtzahl stark.

- Die nützliche Interconnect-Dichte und die Power-Delivery werden zu Engpässen.

- Aktuell dominieren noch heterogene Packaging-Ansätze (gestapelte fertige Dies) und nicht echte monolithische 3D-Logik mit vielen aktiven Schichten übereinander.

Deshalb sieht man in der Praxis eher **multiplikative Gewinne** durch bessere Bandbreite, Lokalität und Systemarchitektur als eine saubere kubische Skalierung mit der Höhe des Stacks.

### Aktueller Stand (2025/2026)

- HBM-Stacks und Hybrid-Bonding sind bereits Mainstream bei High-End-AI-Beschleunigern.

- Chiplet-basierte Designs + 2.5D/3D-Packaging (CoWoS-ähnliche Systeme) sind der aktuelle Standardweg, um über die Reticle-Limit hinauszugehen.

- Monolithische 3D-Integration macht Fortschritte (u. a. bei niedrigeren Prozesstemperaturen für zusätzliche Schichten), ist aber noch nicht in der Hochvolumenproduktion für komplexe KI-Logik.

- Der Fokus der Industrie liegt klar auf „More than Moore“: System-Technology-Co-Optimization (STCO), bei der Architektur, Packaging, Kühlung und Software gemeinsam optimiert werden.

**Fazit:** Mehrdimensionale Chip-Architekturen sind der realistischste und bereits genutzte Weg, um bei KI-CPUs/Acceleratoren weiter substanzielle Leistungs- und Effizienzgewinne zu erzielen, wenn die reine 2D-Miniaturisierung kaum noch trägt. Sie ermöglichen oft deutlich mehr als eine weitere Prozessnode – aber die Skalierung ist durch Thermik, Yield und Interconnects begrenzt und folgt nicht einfach einem kubischen Volumen-Gesetz. Die größten Hebel liegen in der Kombination aus 3D-Integration, Architektur-Spezialisierung und extrem guter Kühlung/Power-Delivery.